Task #49929
Updated by Colley Jean-Marc over 2 years ago
h1. Responsable
LPNHE :
h1. Description détaillée
Après l'identification de la meilleur approche pour améliorer le FLT, cette tâche s'occupe de son implémentation sur le détecteur en distinguant la partie CPU et FPGA car reposant sur des compétences techniques différentes
h1. Livrables
* code CPU respectant des qualités logicielles, couverture de test ...
* code pour FPGA
h1. Ressources nécessaires
* CPU
Ingénieur logiciel "temps réel"
* FPGA
Ingénieur en électronique maîtrisant la programmation FPGA (VHDL) et la communication entre les autres composants (mémoire partagé CPU, composante de communincation)
h1. Tâches exclues
* TBD
h1. Statut (mars 2022)
* Identification de la "technologie" faisant le lien entre un framework de réseau de neuronne comme TensorFlow et l'implémentation de l'inférence sur un FPGA:
* "Vitis IA":https://www.xilinx.com/products/design-tools/vitis/vitis-ai.html pour FPGA Xilinx (disponible sur tous les FPGA Xilink ? pas sûr ...)
* Identification d'une "technologie" permettant d'utiliser le FPGA pour les méthodes analytiques
* "OpenCL":https://www.khronos.org/api/opencl
* "Sycl":https://www.khronos.org/sycl/
h1. Documents de références
* Lien "DMSF":https://forge.in2p3.fr/projects/grand_uhecr/dmsf?folder_id=3075 NUTRIG/detector