Responsable¶

LPNHE :

Description détaillée¶

Après l'identification de la meilleur approche pour améliorer le FLT, cette tâche s'occupe de son implémentation sur le détecteur en distinguant la partie CPU et FPGA car reposant sur des compétences techniques différentes

Livrables¶

• code CPU respectant des qualités logicielles, couverture de test ...
• code pour FPGA

Ressources nécessaires¶

• CPU

Ingénieur logiciel "temps réel"

• FPGA

Ingénieur en électronique maîtrisant la programmation FPGA (VHDL) et la communication entre les autres composants (mémoire partagé CPU, composante de communincation)

Tâches exclues¶

• TBD

Statut (mars 2022)¶

• Identification de la "technologie" faisant le lien entre un framework de réseau de neuronne comme TensorFlow et l'implémentation de l'inférence sur un FPGA:
  • Vitis IA pour FPGA Xilinx (disponible sur tous les FPGA Xilink ? pas sûr ...)

• Identification d'une "technologie" permettant d'utiliser le FPGA pour les méthodes analytiques
  • OpenCL
  • Sycl

Documents de références¶

• Lien DMSF NUTRIG/detector